Регистрация Войти
Вход на сайт

Поляков А.К. - Языки VHDL и VERILOG в проектировании цифровой аппаратуры

19-04-2019, 19:35
Автор: rogas86
Просмотров: 346
Комментариев: 0
Поляков А.К. - Языки VHDL и VERILOG в проектировании цифровой аппаратуры

Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language — HDL) — Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры.
Категория: КНИГИ / ЖУРНАЛЫ